发挥光纤模块和光连接器潜力

目前，MT-RJ光连接器已被广泛应用在100Mb/s快速以太网及千兆位(Gbit)以太网中。MT-RJ连接器采用一个塑料套管,简化了装配难度,也降低了成本,其较小的端口尺寸也相应降低了千兆比特系统的辐射噪声。安捷伦科技公司的MT-RJ小封装光纤模块在数码速率高达1.25GBd的应用中具有宽广的适用领域。本文将重点介绍该系列产品在光纤信道以及千兆以太网的应用。前缀为HFBR的模块适用于多模光纤,前缀为HFCT的模块适用于单模光纤。后缀为5910E的模块用于光纤信道,后缀为5912E的模块则应用于千兆以太网。本文提供的参考指导,旨在简化千兆位通信系统设计过程，缩短其市场化(商品化进程）。

千兆位物理连接界面

将并行结构的数字系统连接至一个千兆位串行通信链路的 功能块如图1所示。当数据从多比特并行字转换成8位字节,编码成10字节码位,并转换成高速串行数据时,随着时钟频率的提高和字节周期的缩短,相位噪声(AKA抖动)的影响将变得更加明显。为使输入10比特宽的编码字节串行化,设置在串并行转换器(SERDES)发送端的锁相环(PLL)会将并行数据时钟频率提高10或20倍,由编码过程将并行数据复用,产生高速串行数据。嵌入在SERDES芯片接收器内的另一PLL可提取将串行数据转换并行格式所需的时钟。安捷伦科技的(SERDES芯片)嵌入式PLL使用完善的相位频率检测器及电荷泵误差信号放大器,改进了对电源噪声的抗扰性。虽然这一措施已经达到很高水平,但在每个PLL中压控振荡器是模拟的,因此SERDES芯片被称作是含有数字和模拟功能块的混合信号集成电路。

在光纤收发器模块中也集成了一个复杂的电路,用来将SERDES的数据输出转换为调制激光器所需的模拟信号,并将接收到的光脉冲转换回差分数据输出。尽管集成的水平已很高,但通信系统的噪声仍有可能干扰SERDES芯片和光纤收发器的正常工作。

在设计方面，本文的主导思想之一是使噪声干扰达到最小，降低图1所示1、2、3、4测试点的抖动。等式1a和1b给出了串行数据通信线路的信号速率,用波特率(码位/秒)表示。该参数可被用于测定(评判)光纤信道和千兆以太网的应用效率。

千兆位光纤链路通用的印制电路设计规则

当串并行转换器(SERDES)芯片连接千兆位MT-RJ小封装(SFF)光模块时,其必须遵守的设计规则可归纳为下述要点。只要遵循这些规则,就可以限度地缩短设计周期,节省工程资源。

1)在千兆位SFF模块与SERDES之间的高速数据串行线,必须是一条有50　特性阻抗的传输线。

2)用差分信号线连接千兆位SFF模块与SERDES, 以防止失衡和单端高速数据线可能造成的脉宽失真。

3)布线时将高速差分串行线并在一起,并使它们长度一样,这样可使辐射影响和脉宽失真最小。

4)避免高速串行数据线上的90o弯曲。在高速数据线改变方向时，应用大圆角或≤45o折线角。

5)采用具有地层和电源层的多层板。

6)千兆位SFF模块和SERDES必须使用所建议的电源滤波器。为主系统数字硬件供电的直流电源电磁噪声相对较强,使用电源滤波器可以减少SERDES中锁相环(PLL)的抖动,可保证集成在千兆位 SFF模块中接收电路的灵敏度。

7)将所建议的电源滤波器设计安装在被保护的千兆位 SFF模块和SERDES芯片附近。

8)用10管脚电连接千兆位SFF模块时,只需要为数不多的无源器件。必须用低通滤波器抑制来自+3.3V电源的电磁干扰,此电源是为主系统的数字逻辑电路供电的，必须用两个130　下拉电阻接到光纤接收器的差分数据输出端。光纤发送器的差分输入是交流耦合的,并且其终端匹配电路已被设计在发送器内,所以在来自SERDES芯片串行输出的传输线末端不需要无源器件。

9)连接千兆位SFF模块接收器和SERDES的串行数据输入端的传输线必须用一个与传输线特性阻抗相同的电阻(100)端相连接。这个终端电阻应安装在SERDES芯片的串行数据输入端附近。

10)安捷伦科技的千兆位 SFF模块数据手册中给出了可选用的耦合电容和偏置电阻网络,这样可以使设计者从不同制造商那里选用SFF光纤模块。本文后附的参考电路将重点介绍,在安捷伦科技 千兆位SFF模块与SERDES芯片联合使用时,可实现的简化连接。

印制电路板传输线设计规则

连接SERDES芯片与千兆位SFF模块的高速串行数据线应做成带-线或微带传输线的结构。图2标出一种带-线传输线尺寸。在这种情况下,信号是在印制电路(PC)板两个等距的交流地平面之间的介质夹层中传送的。带-线的阻抗由PC板材料的介电常数率(　r)、电介质厚度(b)、传输线宽度(W)及铜传输线厚度(t)等决定。带-线的特性阻抗可用等式2计算。

图3描述了微带传输线的尺寸。在这种情况下,传输线在顶部是暴露在空气中的，底部在PC板上,地或电源层则位于印制电路内层。微带线的阻抗由PC板材料的介电常数(　r )、介质厚度(h)、传输线宽度(W)及铜带厚度(t)决定。微带传输线的特性阻抗可用等式3计算。

上述等式为一近似公式,但很实用。当然，有更的算式,但本文提供的近似等式对绝大多数数字设计工作来说已经足够了。

安捷伦科技的千兆位SFF模块的接地原则

应用不同的接地方案可成功地构造千兆位通信系统。一些系统设计者倾向于将电路公共端与机柜接地端多处共接。这是到处接地的方案。另外一些系统设计者则倾向于将电路公共端与机柜的连接固定在某一个位置。安捷伦科技 千兆位SFF光纤收发器模块的结构任选这两种系统接地技术中的一种。

不管使用什么接地技术,千兆位通信系统内部仍会有一个电噪声环境。在机柜内,有源器件、无源元件和数据传输线均为潜在辐射源。系统的接地和电源层不会无噪声,因为VL=L(di/dt)和千兆位系统包含大量的高速数字信号。在典型的千兆位应用中,接地和电源层的寄生电感不会降到足够小的程度。接地和电源层需克服宽并行字码同时开关造成的电流（di）大的变化,而高的数字传输速率,dt很小。所以千兆位系统的接地层和电源层必然会有噪声,而且在典型的应用中,VCC和接电端之间有100mV到200mV的交流电位。换言之,电路的公共端(AKA地)不为零,因而它可能是千兆位数据通信系统中的重要干扰、辐射源。

为解决这一噪声环境,安捷伦科技采用介质隔离的办法,使用绝缘材料将 千兆位SFF模块背部的金属罩与MT-RJ插座的屏蔽罩隔离。MT-RJ插座上的金属屏蔽罩被设计成整体指扣连接的形式,这些指扣确保MT-RJ插座上的屏蔽罩能够连接到主系统的外壳上。这些连接指扣连同接插件屏蔽壳和SFF模块背部金属部件间的绝缘介质共同起作用,确保安捷伦科技 SFF收发器不拾取和转发系统内部的辐射和传输噪声。在光纤接头组件封装的正面和背部之间也设计了一个绝缘隔离,以避免SFF光纤模块受耦合噪声影响。该耦合噪声来自于封装盒内部及封装的外部环境。

安捷伦科技光纤模块的组件结构可使寄生电容降到最小,使模块前后部分之间的交互电感最小,并使盖在MT-RJ插座上的金属屏蔽套与模块尾部之间的阻抗最小。因此,相对光纤模块而言,流经内部电子部件与系统底座之间的高频交流噪声电流大大减小了。当流经模块外壳的交流噪声电流被减弱时,耦合到光纤接收器的系统噪声被最小化,光纤数据通信线路的噪声抗扰性得以改进。通过降低流经光纤连接器的插孔附近的系统底座噪声电流,交流电流产生的电磁波干扰也被降低。为了充分发挥这种封装的优势,模块背面的金属套应该与主系统的电路公共端相接,而MT-RJ插座的屏蔽套应与机柜上为光缆连接器预备的孔连接。不管是选用多点接地,还是固定一点接地,设计者都应确保回流到+3.3V电源电压公共端的电流不流经在光纤收发器模块底部或相邻位置的印制电路板。对于这些因外部电源电流与光纤收发器模块之间的交互电感耦合和电容耦合导致的噪声干扰来说,引导回流电流远离SFF模块是避免这些噪声干扰的一项行之有效的技术。

电源滤波器

附于主系统+3.3V电源之上的噪声会降低光纤收发器及位于数字通信系统物理层的SERDES芯片的性能。从图1框图所示,如果电源噪声被注入到SERDES芯片的发射端PLL,则抖动将会在耦合到光纤模块的光发射器之前进入到串行数据中。图4指出了注入到模拟Vcc脚的电源噪声与嵌入在安捷伦科技 HDMP-163A/1646A SERDES芯片中的PLL中信号抖动之间的关系。所示关系曲线是没有应用本文推荐的电源滤波器电路的情况。使用了本文推荐的电源滤波器电路后,SERDES芯片的抖动将明显降低。

还有一点需要注意的是,PLL电路对其-3dB闭环带宽中噪声频率产生响应,而对超出PLL闭环频率的噪声有减弱作用。安捷伦科技 SERDES芯片有一闭环带宽范围为800kHz~2MHz的PLL电路,因此,这些PLL电路与对源自高速数据线的噪声相比，对低频电源噪声更敏感。低频噪声源(如提供32~64bit字符的总线与传送8bit字节的总线低速连续切换),与10bit码位编码或高速串行数据相比,对系统的影响更大。在数据编码后,其最小基频非常高,因而PLL在抵御干扰方面作用明显。例如8b:10b编码器的极限值是至多允许5个码位周期不进行转变,这样,8b:10b编码器所允许的最坏状况是5个1后紧随5个0。在1.0625GBd码时,5个1后跟5个0的循环时间(周期)是9.41ns,所以,这个数据形式的最小基频是106MHz。这一数值远远超出SERDES芯片中PLLs的-3dB带宽。噪声干扰的传导是源于数字通信系统的开关电源,因为直流电源的基础开关频率通常在PLLs闭环带宽之内。用于驱动CMOS和TTL逻辑电路的开关电源,通常不需要辅助滤波器,但如果直流电源要求对在位于千兆位串行数据通讯线路物理层中的SERDES芯片供电时,必须先测定开关电路寄生噪声的幅度和频率,以确定是否读入滤波器。

SERDES芯片不是物理连接界面中需要避免电源噪声的器件。光纤收发器的性能也会受到系统中的直流电源噪声的影响。激光发射器和光纤接收器的性能皆会因主系统电源的不纯而受影响。直流电源噪声对光纤接收器的影响最明显,因为接收器工作在小信号状态,此小信号是信号经过长长的光纤之后在其末端形成的。光纤收发器模块通常对传导噪声不太敏感,因为发射器接收和处理的是相对大的信号。图5示出安捷伦科技 HFBR-5910E和HFBR-5912E 千兆位SFF光纤收发模块的内部功能框图。这些模块基于安捷伦科技的850nm垂直谐振腔表面发射激光(VCSEL)技术,适用于50/125　m和62.5/125　m多模的光纤。应用1300nm法-布罗激光发射器的HFCT-5910E与HFCT-5912E单模式SFF光纤模块具有同样的功能。

接收器的级是PIN及前置发大器。在级，PIN二极管光电检测器将光脉冲转换成电流脉冲, 前置放大器将光电检测器的输出电流转换成电压。前置放大器是将光功率转换为电压的线性转换器,当输入光脉冲的功率改变时,PIN前置放大器输出的电压脉冲幅度与接收到的光功率随之按正比例变化。也就是说,当接收到的光信号减弱时,PIN前置放大器的输出电压降低,当接收的信号增强时,PIN前置放大器的电信号随之增强。嵌入在HFBR-5010E和HFBR-5912E SFF模块中的PIN前置放大器和二极管检测器的典型转换增益是970V/W,这样，当光纤中的光信号的平均值为-17dBm时,加载在安捷伦科技的多模千兆位 SFF模块内部的接收器上的信号能量(图6),可用式4表示。

图6表明,如果激光发射器具有典型的12dB消光比,那么接收器输入端的峰值功率为-14.3dBm(37.5　W)，最小峰值功率为-26.3dBm(2.37　W)。即被接收的光功率的峰-峰值变化是35.2　W。光功率的变化将由光接收器的额定转换增益970V/W产生倍增,于是得到了34mVP-P PIN前置放大器的典型输出(式4)。这一相对而言较小的PIN前置放大器输出使出现误差的概率降到极小。因为在误码率小于10-12时,安捷伦科技多模千兆位 SFF模块内部的接收器典型灵敏度大于-20dBm。为保证主系统中的电源噪声不降低接收器的性能,建议务必用电源滤波器,防止+3.3V直流的噪声干扰光纤接收器前端的小信号。

图7示出在1.25GBd码率下测试HFBR-5910E/5912E内的多模接收器时,接收器输出眼图张开度与电源噪声之间的关系。图8所示为HFCT-5910E/5912E单模接收器的类似关系。图7的虚线指出了当没有外部滤波器时，嵌入在多模SFF模块的光纤接收器电源噪声的影响。图7的实线则是在使用了本文建议的外接滤波器电路后,接收器电源的干扰被排除改进的情况。图8示出在推荐的滤波器电路应用于SFF单模式模块时,电源噪声的干扰减小情况。

电磁兼容的实现

光纤信道和千兆以太网产品以1.0625GBd和1.25GBd的码率发送8B10B编码数据,所以,编码的串行数据的基频对于光纤信道是531.25MHz,对于千兆以太网是625MHz。千兆位数据通信产品在串行数据速率的基频和谐波处会有电磁波辐射,所以数据通信系统的封装一定要将这些辐射包住,以保证产品完全达到FCC和IEC标准。如果千兆位数据通信系统的金属机柜没有开孔,辐射就会禁锢在机柜里,但如果机柜有洞、槽或缝隙,电磁辐射就会泄漏出去。一般情况是,外壳上的洞、槽、缝隙变大或开孔数目增加时,从系统泄漏的辐射量将增加。更确切地说,通过金属支架上一个开孔的电磁波泄漏,是与下述两个参数有关的:即开孔的最长的尺寸(d)以及辐射频率的波长。式5就是孤立孔隙屏蔽辐射的“截止”频率。当波长小于或等于两倍孔最长边尺寸时,孔的屏蔽衰减为0dB。但只有在外壳金属厚度远小于辐射波波长时,式5的关系式才是准确的。式6给出了波长、波速及电磁波频率间的关系。如果将式6代入式5,那么孤立孔的截止频率即可用式7a、式7b计算出来。

HFBR/HFCT-5912E与HFBR/HFCT-5910E SFF光纤模块设计成产生尽可能小的电磁辐射,防止千兆位数据通信系统盒中电磁波泄漏,污染环境。在MT-RJ插座的底部安装了一个金属隔板,屏蔽辐射,并将覆盖在光插座外的金属屏蔽壳设计成能插入机柜开孔式,而且使辐射孔尽可能地小。由于改变了传统光纤连接插座要求较大开孔的情况,所以带有MT-RJ连接器插座的光纤模块可使机柜开孔的截止频率化。进一步提高开孔辐射截止频率的措施是,在MT-RJ插座外加装一个金属屏蔽罩,并与金属机柜开孔的导电内壁间有良好电接触(图9)。金属屏蔽罩与开口连接之后,设计在屏蔽罩的接触簧片将可使MT-RJ插座的尺寸减小到0.125英寸(3.18mm)。

在空气中,电磁波速近似为3??08m/s,所以将波速和底孔尺寸代入式7(a)后,屏蔽MT-RJ插座的截止频率便可按式7(b)计算出来。在频率小于截止点47GHz时,0.125"(3.18mm)孔按频率每改变十倍衰减20dB的线性速率增加(图10)。如果金属机柜有多个同样尺寸(d)的开口,则衰减将会按等式8所示关系减小,式8中N为孔数。直到N变得足够大使屏蔽衰减至0dB时，等式8的关系式才不成立。如果16个安捷伦科技 SFF模块并排放在印制电路板上,等式8可示出屏蔽盒的效用将按12dB级数递减。与4??的阵列相比，虽然1??6的线性阵列,屏蔽效果略差,但1??6的排布仍是较常用的,因为它允许系统设计者在单块印制电路板上摆放更多光纤模块。

同样的构造技术不仅减少了电磁辐射,同时也改进了ESD抗干扰性,降低了软误差的概率。当安捷伦科技 SFF模块被安装在数据通讯系统的金属外壳的印制电路板上时,静电电荷通过主系统的外壳无害地泄放。盖在MT-RJ插座上的屏蔽罩与主系统的金属外壳连接后,可不再对系统内敏感的电流变化产生影响,因为ESD电流只沿阻抗最小的路径流过主系统金属外壳。安捷伦科技 SFF模块安装在系统上后,MF-RJ连接器的屏蔽罩被接到系统的金属外壳上,这样安装的光纤收发器要比一般工业标准ESD更坚固。HFBR/HFCT-5912E和HEBR/HFCT-5910E SFF光纤模块曾按MIL-STD-883C方法3015.4进行检验,并达到性能的水平。为避免安装过程中ESD损坏,应采取下述措施:首先将模块安装在印制板上,然后先于其它操作将此板装配到主系统框架上。

千兆以太网应用的推荐原理图

安捷伦科技 MT-RJ光纤模块也很容易做成SERDES与集成在构建千兆以太网数据通信系统所需的中间存取控制器(MAC)集成电路间的接口。图11示出了应用HDMP-1636A,HD　P1646A Serdes芯片的千兆位方案原理图。

结束语

小封装光纤模块与MT-RJ兼容插座为千兆位数据通信系统的设计者提供了许多优势条件。使用单一套管和少量部件的MT-RJ连接器，降低了光纤互连的成本。板密度增加而电磁辐射并未增加过多,则归功于小封装尺寸及在安捷伦科技的千兆位MT-RJ模块中屏蔽罩的独具匠心的设计。依据文中所述的设计规则及推荐原理电路，将会使开发新千兆位数据通信产品的时间明显缩短。诸如传导噪声、EMI及接地技术及要求等,在文中均有说明，它将帮助系统设计者最有效地使用安捷伦科技 SSF模块，使整个系统设计工作事半功倍。