SK 海力士称其 3D DRAM 生产成本减半

类别:业界动态  出处:网络整理  发布于:2024-08-19 09:43:55 | 269 次阅读

  DRAM IC 也需要使用 EUV 光刻技术。如今,三星和 SK 海力士在几层芯片上使用 EUV,成本高昂。据 The Elec 报道,SK 海力士的一位研究人员在行业会议上表示,为了大幅降低 EUV 成本,DRAM 制造商必须采用三维晶体管和新的 DRAM结构。
  DRAM 制造商不断努力使其存储单元尽可能小,并使 IC 尽可能小,以更具竞争力。为此,他们通常采用新的工艺技术,并每隔十年左右采用新的 DRAM 单元结构。例如,当今的 DRAM 使用 6F^2 (6F2) 单元设计,该设计已经使用 FinFET 三维晶体管十多年;DRAM 一直使用普通晶体管,主要是因为每个新工艺节点都引入了缩小 DRAM 单元的新方法,而这正是存储制造商所需要的。
  但 SK 海力士研究员 Seo Jae Wook 在行业活动上表示,使用 EUV 保留 6F^2 单元和普通晶体管似乎并不像曾经想象的那么有效。他说,使用垂直通道晶体管 (VCT) 或 3D DRAM,“该工艺可以设计成将 EUV 工艺的成本降低一半。”
  与此同时,The Elec 称,SK 海力士正准备将 VCT 和 4F^2 (4F2) 单元设计结合 起来,制造超高密度 DRAM(可以说是一个冒险但雄心勃勃的举措)。然而,这家内存制造商尚未公开确认此类计划。因此,当 SK 海力士几年后开始更广泛地使用 EUV 时,它将同时拥有 VCT(例如 FinFET 甚至全栅晶体管)和 4F^2 单元结构的经验。后者有望在同一节点上将 DRAM 密度降低 30%,而 6F^2 则不行。
关键词:SK 海力士DRAM

全年征稿 / 资讯合作

稿件以电子文档的形式交稿,欢迎大家砸稿过来哦!

联系邮箱:3342987809@qq.com

版权与免责声明

凡本网注明“出处:维库电子市场网”的所有作品,版权均属于维库电子市场网,转载请必须注明维库电子市场网,https://www.dzsc.com,违反者本网将追究相关法律责任。

本网转载并注明自其它出处的作品,目的在于传递更多信息,并不代表本网赞同其观点或证实其内容的真实性,不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时,必须保留本网注明的作品出处,并自负版权等法律责任。

如涉及作品内容、版权等问题,请在作品发表之日起一周内与本网联系,否则视为放弃相关权利。

维库芯视频>>

当硬件工程师的项目下班之前要交

热点排行