近日，在 7 月 1 日于三星电子首尔瑞草办公室举行的 SAFE（三星先进晶圆代工生态系统）论坛上，三星晶圆代工设计平台开发团队副总裁申钟信重申，三星计划于 2029 年开始量产 1.4 纳米 (nm) 工艺，这一计划确认了去年公布的修订路线图。
　　申钟信表示：“SF1.4 正在稳步研发中，目标是在 2029 年面向主要客户投入量产。基于 SF1.4 的增强版 SF1.4 + 计划于 2030 年投入量产。”SAFE 论坛是三星面向晶圆代工生态系统合作伙伴举办的年度盛会，三星会在会上分享其的工艺路线图和设计生态系统战略。
　　回顾三星的工艺发展历程，早在 2022 年三星晶圆代工论坛上，该公司就宣布计划于 2025 年开始量产其 2nm 工艺，并于 2027 年开始量产 1.4nm 工艺。2024 年，三星表示 1.4nm 节点的开发仍在按计划进行，但在去年将目标修改为 2029 年。与竞争对手相比，三星计划于 2029 年实现 1.4 纳米工艺量产，这一目标落后于台积电（TSMC），台积电计划于 2028 年量产其 A14 工艺，但三星的计划与英特尔的路线图基本一致，英特尔计划于 2028 年开始试生产其 14A 工艺，并于 2029 年全面投产。
　　SF 是三星晶圆代工的工艺命名规则，数字表示工艺节点，加号（+）表示增强版。申钟信指出，Plus 节点通过在保留现有知识产权（IP）基础设施的同时应用设计技术协同优化（DTCO）和额外的工艺改进，提高了良率、功耗、性能和面积（PPA）。随着工艺节点不断缩小，DTCO 将变得越来越重要，因为更复杂的互连结构和更严格的设计约束要求同时优化制造技术和芯片设计。例如，从 SF2 过渡到 SF2P 时，功耗降低了 26%，运行频率提高了 15%，其中一半以上的收益都归功于 DTCO。
　　除了 1.4 纳米工艺，三星还概述了其扩展片上静态随机存取存储器（SRAM）以增强在人工智能半导体领域竞争力的战略。申东赫提到，英伟达（Nvidia）的 Rubin 图形处理器（GPU）每个芯片集成了约 128 兆字节（MB）的 SRAM，而近采用三星 4 纳米工艺制造的语言处理器（LPU）则集成了超过 500MB 的 SRAM，并且他认为这一趋势未来还会进一步加速。SRAM 是一种只要供电就能保持数据状态的存储技术，与 DRAM 不同，它不需要定期刷新操作，因此性能更快。在芯片上集成更多 SRAM 可以减少数据传输，从而提高 AI 计算性能和能效。
　　此外，三星还公布了其下一代 2nm 工艺路线图。该平台将经历 SF2、SF2P、SF2P + 和 SF2X 四个阶段的演进。SF2P + 计划于 2027 年至 2028 年间实现量产，随后是 SF2X，该工艺针对人工智能（AI）和高性能计算（HPC）应用进行了优化。三星表示，未来各代工艺将限度地保持与现有 IP 的兼容性，使客户能够继续利用之前的设计资源。
　　在此次论坛上，三星还展示了与国内设计解决方案合作伙伴（DSP）的合作成果。ADTechnology Co., Ltd. 正在基于三星的 2nm 工艺开发人工智能基础设施平台；Gaonchips Co., Ltd. 正在利用 2nm 工艺开发人工智能和高性能计算（HPC）项目；CoAsia Nexell Co., Ltd. 推出了一款面向高带宽内存（HBM）和高速接口的先进封装平台；Semifive Inc. 正在开发基于 3D IC 的逻辑和内存集成解决方案；Rebellions Inc. 展示了其人工智能加速器 REBEL - 100，该加速器目前正在采用三星的 4nm 工艺进行量产，Rebellions 表示三星晶圆代工的制造技术和设计生态系统在该芯片的开发和商业化过程中发挥了关键作用。这一系列举措表明，三星在半导体工艺技术研发和生态系统建设方面正持续发力，未来的市场表现值得期待。