译码器

译码器技术

认识译码器,先从简单的CD4511说起,所以现在的电路很小巧

CD4511是七段码译码器,它有四个输入端(8421BCD码),输出可以直接驱动共阴极数码管。CD4511一般与ICL7137模数转换集成块配合使用,设计为显示仪表,用于显示电压、温度等...

设计应用 时间:2018/12/10 阅读:2392

如何基于并行流水线技术进行RS255/RS233译码器设计?

RS纠错编码是目前最有效、应用最广泛的差错控制编码之一,是一种纠错能力很强的多进制BCH码,也是一类典型的代数几何码。它是由里德(Reed)和索洛蒙(Solomon)应用MS多项式于...

设计应用 时间:2018/8/7 阅读:630

基于FPGA的Viterbi译码器设计及实现

卷积码是广泛应用于卫星通信、无线通信等各种通信系统的信道编码方式。Viterbi算法是一种似然译码算法。在码的约束度较小时,它比其它概率译码算法效率更高、速度更快,译...

技术方案 时间:2014/10/30 阅读:1800

基于FPGA的RS(255,239)编译码器设计

RS(Reed-Solomon)编码是一种具有较强纠错能力的多进制BCH编码,其既可纠正随机错误,又可纠正突发错误。RS编译码器广泛应用于通信和存储系统,为解决高速存储器中数据可...

技术方案 时间:2014/10/13 阅读:2145

基于EPM3128的HDB3编译码器的实现

摘要: 数字基带信号的传输是数字通信系统的一个重要组成部分, H DB3 编码是数字基带信号传输中常用的传输码型。本文介绍了HDB3 编码规则, 提出了一种基于EPM3128 实现编...

设计应用 时间:2011/9/23 阅读:7837

基于FPGA的截短Reed-Solomon码译码器设计

摘要: 本文提出了一种改进的BM算法,并在此基础上提出了一种大量采用并行结构的截短RS码译码器的实现方式。经实验验证,该算法能显著提高基于FPGA的RS译码器的速度并简化...

设计应用 时间:2011/8/26 阅读:1163

Nios在通用编译码器中的应用

长期以来,Altera一直推行嵌入式处理器战略的原因是,随着应用的ASIC开发日益受到成本的困扰,OEM日渐转向FPGA来构建自己的系统。这些系统中绝大多数需要一个处理器,而Altera正是为设计者提供了为FPGA优化的灵活的嵌入式处理器方案,可...

设计应用 时间:2011/8/24 阅读:1897

显示译码器设计的步骤、技巧及案例分析

显示译码器是数字电子技术组合逻辑电路中一个很重要的器件,在数字电子技术应用中不可缺少,特别是在信息技术数字化的今天,其应用越来越广泛,但在组织开展科技创新和电子...

设计应用 时间:2011/8/22 阅读:10164

一种线性分组码编译码器的设计和实现

在通信系统中,由于信道存在大量的噪声和干扰,使得经信道传输后的接收码与发送码之间存在差异,出现误码。在数字通信系统中常采用差错控制信道编码技术,以此来减少传输过...

设计应用 时间:2011/8/12 阅读:3657

基于FPGA的卷积码译码器的方案

卷积码是深度空间通信系统和无线通信系统中常用的一种差错控制编码。它克服了分组码由于以码块为单位编译码而使分组间的相关信息丢失的缺点。(2,1,8)卷积码在2G、3G通...

技术方案 时间:2011/8/4 阅读:3077