产品参数：
产品种类 SRAM 封装-箱体 TQFP-100
封装 Tube 工作电源电压 2.5 V or 3.3 V
存储容量 9 Mbit 工作温度 + 85 C
工作温度 - 40 C 类型 Synchronous
访问时间 3.1 ns 组织 256 K x 36
端口数量 Quad 安装风格 SMD/SMT
时钟频率 200 MHz 工作电流 275 mA
接口 TTL
影响有效数据速率的参数
有几类影响有效数据速率的参数，其一是导致数据总线进入若干周期的停止状态。在这类参数中，总线转换、行周期时间、CAS延时以及RAS到CAS的延时（tRCD）引发系统结构中的大部分延迟问题。
总线转换本身会在数据通道上产生非常长的停止时间。以GDDR3系统为例，该系统对存储器的开放页不断写入数据。在这期间，存储器系统的有效数据速率与其峰值速率相当。不过，假设100个时钟周期中，存储器控制器从读转换到写。由于这个转换需要6个时钟周期，有效的数据速率下降到峰值速率的 94%.在这100个时钟周期中，如果存储器控制器将总线从写转换到读的话，将会丢失更多的时钟周期。这种存储器技术在从写转换到读时需要15个空闲周期，这会将有效数据速率进一步降低到峰值速率的79%.表1显示出针几种高性能存储器技术类似的计算结果。
显然，所有的存储器技术并不相同。需要很多总线转换的系统设计师可以选用诸如XDR、RDRAM或者DDR2这些更高效的技术来提升性能。另一方面，如果系统能将处理事务分组成非常长的读写序列，那么总线转换对有效带宽的影响。不过，其他的增加延迟现象，例如库（bank）冲突会降低有效带宽，对性能产生负面影响。
DRAM技术要求库的页或行在存取之前开放。一旦开放，在一个周期时间，即行周期时间（tRC）结束之前，同一个库中的不同页不能开放。对存储器开放库的不同页存取被称为分页遗漏，这会导致与任何tRC间隔未满足部分相关的延迟。对于还没有开放足够周期以满足tRC间隙的库而言，分页遗漏被称为库冲突。而tRC决定了库冲突延迟时间的长短，在给定的DRAM上可用的库数量直接影响库冲突产生的频率。
大多数存储器技术有4个或者8个库，在数十个时钟周期具有tRC值。在随机负载情况下，那些具有8个库的内核比具有4个库的内核所发生的库冲突更少。尽管tRC与库数量之间的相互影响很复杂，但是其累计影响可用多种方法量化。
宝星微公司成立于95年，一直专于SST、ISSI、EXAR、三星、HYNIX、PCT、GLS等品牌FLASH、SDRAM、SRAM、DDR、8051MCU等产品的推广及应用， 致力于向通讯、工控以及电子消费类等领域提供技术支持及产品零件供应， 宝星微公司对产品质量的控制始终保持一贯严谨的作风，在业内积累起较高的信誉。
宝星微公司秉持“诚信敬业，质量第一”的精神，以“原装，持续现货供应，低利润”的经营方法， 愿与新老客户共同发展，并将持之以恒,创造市场价格新低，协助客户提高竞争力，欢迎垂询！
