功能数量1

端子数量66

工作温度70 Cel

工作温度0.0 Cel

供电/工作电压2.7 V

供电/工作电压2.3 V

额定供电电压2.5 V

加工封装描述0.400 X 0.875 INCH, 0.65 MM PITCH, ROHS COMPLIANT, TSOP2-66状态DISCONTINUED

工艺CMOS

包装形状RECTANGULAR

包装尺寸SMALL OUTLINE, THIN PROFILE, SHRINK PITCH

表面贴装Yes

端子形式GULL WING

端子间距0.6500 mm

端子位置DUAL

包装材料PLASTIC/EPOXY

温度等级COMMERCIAL

内存宽度16

组织16M X 16

存储密度2.68E8 deg

操作模式SYNCHRONOUS

位数1.68E7 words

位数16M

存取方式FOUR BANK PAGE BURST

内存IC

类型DDR DRAM

端口数1

存取时间0.7000 ns

IP（Intelligent Property）核是具有知识产权核的集成电路芯核总称，是经过反复验证过的、具有特定功能的宏模块，与芯片制造工艺无关，可以移植到不同的半导体工艺中。到了SOC阶段，IP核设计已成为ASIC电路设计公司和FPGA提供商的重要任务，也是其实力体现。对于FPGA开发软件，其提供的IP核越丰富，用户的设计就越方便，其市场占用率就越高。

IP（Intellectual Property）就是常说的知识产权。美国Dataquest咨询公司将半导体产业的IP定义为用于ASIC、ASSP和PLD等当中，并且是预先设计好的电路模块。IP核模块有行为（Behavior）、结构（Structure）和物理（Physical）三级不同程度的设计，对应描述功能行为的不同分为三类，即软核（Soft IP Core）、完成结构描述的固核（Firm IP Core）和基于物理描述并经过工艺验证的硬核（Hard IP Core）。

从IP 核的提供方式上，通常将其分为软核、硬核和固核这3 类。从完成IP 核所花费的成本来讲，硬核代价；从使用灵活性来讲，软核的可复用使用性。

软核 (Soft IP Core)

软核在 EDA 设计领域指的是综合之前的寄存器传输级 (RTL) 模型 ；具体在 FPGA 设计中指的是对电路的硬件语言描述，包括逻辑描述、网表和帮助文档等。软核只经过功能仿真，需要经过综合以及布局布线才能使用。其优点是灵活性高、可移植性强，允许用户自配置 ；缺点是对模块的预测性较低，在后续设计中存在发生错误的可能性，有一定的设计风险。软核是 IP 核应用广泛的形式。

固核 (Firm IP Core)

固核在 EDA 设计领域指的是带有平面规划信息的网表；具体在 FPGA 设计中可以看做带有布局规划的软核，通常以 RTL 代码和对应具体工艺网表的混合形式提供。将 RTL 描述结合具体标准单元库进行综合优化设计，形成门级网表，再通过布局布线工具即可使用。和软核相比，固核的设计灵活性稍差，但在可靠性上有较大提高。

硬核 (Hard IP Core)

硬核在EDA设计领域指经过验证的设计版图 ；具体在 FPGA 设计中指布局和工艺固定、经过前端和后端验证的设计，设计人员不能对其修改。不能修改的原因有两个 ：首先是系统设计对各个模块的时序要求很严格，不允许打乱已有的物理版图 ；其次是保护知识产权的要求，不允许设计人员对其有任何改动。IP 硬核的不许修改特点使其复用有一定的困难，因此只能用于某些特定应用，使用范围较窄。 

企业名：深圳振华航空半导体有限公司

类型：贸易/代理/分销

电话： 13025440739

手机：13025440739

联系人：池晓彬

QQ：

微信：

邮箱：szcblic@126.com

地址：广东深圳深圳市龙岗区坂田街道科尔达大厦十三层