ASIC设计服务业者世芯电子(Alchip Technologies)，宣布与日本东京大学以及台积电(TSMC)共同合作的GRAPE-DR计划成果，成功研发一颗超高速计算机系统芯片，且首次投片生产即通过功能验证。
GRAPE-DR计划的目标在于建构下一代快速的超级计算机，其运算能力可达每秒2,000兆次浮点(2PFLOPS)；其中的SING系统芯片每一颗包含512个处理器、总计有6,000万个逻辑闸以及1,000万位静态随机存取内存(SRAM)。SING系采用TSMC通过生产验证的90奈米CMOS制程以及覆晶(flip-chip)封装技术。
GRAPE系列是速运算器并连续六次获得“戈登．贝尔奖(Gordon Bell Prize)”，一个用以表彰对计算器高速运算性能有杰出贡献的重要奖项。GRAPE超级计算机系列卓越的运算力在行星及银河等科学研究上屡次得到重要的仿真数据计算结果，成果卓越。GRAPE-DR的功能将超越之前的GRAPE系列，运算速度估计超过GRAPE-6的31倍以上；而且功能不只应用在天文领域，将更广泛应用在一般仿真运算上面。
世芯表示，设计GRAPE-DR计画的运算处理芯片是一项挑战性很高的任务，因为这颗芯片里有超过6000万个逻辑闸在500MHz工作下运作，除了逻辑闸数量之钜、运算性能之强以及高度的设计复杂度，SING超过50瓦功率的散热问题更是设计时的难关。世芯电子从实体设计、电性、时脉以及散热等方面同时着眼、分别克服相关难题，完成整个系统单芯片设计；并采用台积公司90奈米CMOS制程和覆晶封装技术成功产出。
世芯是以分而治之(divide-and-conquer)的方式将整个芯片先切分成数百个小的次集区块(sub-blocks)，其中每个次集区块又再分成三层的层阶结构(hierarchy)以解决这超高复杂度芯片的实体设计。然后，在18mm×18mm的芯片尺寸下，透过独特的时脉架构设计，将全域的时脉偏移(clock-skew)降到，不仅避免掉严重的芯片内变异(on-chip variation, OCV)，更增加电路的效能。
GRAPE-DR是由东京大学、日本国立天文观测台(National Astronomical Observatory of Japan)、 物理与化学研究机构(Institute of Physical and Chemical Research)、NTT通讯集团(NTT Communications)所属研究组织所赞助的研究项目。目标是在2008年之前建构一个每秒运算高达2,000兆次浮点的计算引擎，以及用multi-10Gbps网络连接各个中央处理单位。
