EDE2116AEBG-1J-F ELPIDA DDR2 SDRAM128*16
EDE1108A*G-1J-F ELPIDA DDR2 SDRAM128*8
华英半导体*渠道 原装 *十 有需要请联系 邵先生/
- 密度:2G位
- 组织
- 16M字×16位×8家银行 - 包装:84球FBGA
-无铅(*合RoHS)和无卤素 - 电源:VDD时,提供VDDQ = 1.8V&plu*n;0.1V
- 数据速率:1066Mbps/800Mbps(*大值)
- 2KB页大小
-行地址:A0到A13
-列地址:A0到A9 - 八并发操作的内部银行
- 接口:SSTL_18
- 突发长度(BL)的:4,8
- 突发型(BT):
-顺序(4,8)
-交错(4,8) - / CAS延迟(CL)的:3,4,5,6,7
- 预充电预充电选项:自动为每一个突发访问
- 驱动力:正常/弱
- 刷新自动刷新,自动刷新
- 刷新周期:8192 cycles/64ms
-刷新周期平均
在0°C≤训练班≤ 85°C间7.8微秒
3.9微秒 85°<TC≤ 95°C间 - 工作情况下的温度范围内
- TC = 0°C至 95°C,
- 双数据速率的架构;两个每个时钟周期的数*输
- 由4位预取流水线架构实现*数*输
- 双向差分数据选通(DQS和/ DQS的)捕获数据的数*输/接收接收
- DQS是边缘对齐,读取数据,写入数据centeraligned
- 差分时钟输入(CK和介绍/ CK)
- DLL赞同对照转换DQ和DQS的过渡
- 命令输入每个正CK边缘;引用数据和数据屏蔽DQS的两个边缘
- 写入数据的数据屏蔽(DM)
- 由可编程添加剂延迟/中科院更好的指令和数据总线效率
- / DQS(/ RDQS)可以禁用单端数据选通操作
- 不支持片外驱动(OCD)的阻*调整。