Cadence益华电脑宣布，台湾高效能、低功耗32位元处理器与SoC平台供应商晶心科技（AndesTechnology）已经采用Cadence数位前端低功耗设计流程。这个流程以共同功耗格式（CommonPowerFormat,CPF）为基础，采用C
分类：名企新闻 时间：2010/9/1 阅读：899
Cadence设计系统公司宣布，TLM(transaction-levelmodeling)导向设计与验证、3D-IC设计实现以及整合DFM等先进Cadence设计技术与流程，已经融入台湾积体电路制造股份有限公司(以下简称TSMC)设计参考流程11
分类：名企新闻 时间：2010/7/26 阅读：1079
今日消息，中国的无工厂IC设计企业国民技术股份有限公司在对Encounter、CadenceVirtuoso、系统级封装（SiP）技术进行了缜密的评估后，认为Cadence技术和方法学的强大组合，可帮助国民技术更好地实现在先进工艺条件下，复杂的
分类：名企新闻 时间：2010/7/22 阅读：1284 关键词：供应商
Cadence设计系统公司近日宣布海思半导体有限公司已在其高级无线与网络芯片设计方面与Cadence加强合作。海思已经将其CadenceEncounterDigitalImplementationSystem、EncounterPowerSyste
分类：名企新闻 时间：2010/4/15 阅读：250 关键词：半导体
CADENCE设计系统公司宣布海思半导体有限公司已在其高级无线与网络芯片设计方面与Cadence加强合作。海思已经将其CadenceEncounterDigitalImplementationSystem、EncounterPowerSystem和
分类：业界要闻 时间：2010/4/14 阅读：988 关键词：半导体
芯原使用Cadence InCyte Chip Estimator准时地并以更低的成本交付芯片设计
2009年7月28日,全球电子设计创新企业Cadence设计系统公司今天宣布,中国的硅产品解决方案公司芯原已采用CadenceInCyteChipEstimator,帮助在设计过程的更早阶段预测面积、时序、功耗和成本要求,使设计团队可以做出
分类：业界要闻 时间：2009/11/4 阅读：431
中芯国际和Cadence共同推出用于65纳米的低功耗解决方案Reference Flow 4.0
全球电子设计创新企业Cadence设计系统公司今天宣布推出一款全面的低功耗设计流程,面向基于中芯国际集成电路制造有限公司(以下简称"中芯国际")65纳米工艺的设计工程师.该流程以Cadence(R)低功耗解决方案为基础,通过使用一个单一、全面的
分类：名企新闻 时间：2009/11/4 阅读：464 关键词：Flow
中芯国际和Cadence共同推出用于65纳米的低功耗解决方案
Cadence设计系统公司日前宣布推出一款全面的低功耗设计流程，面向基于中芯国际集成电路制造有限公司（“中芯国际”65纳米工艺的设计工程师。该流程以Cadence(R)低功耗解决方案为基础，通过使用一个单一、全面的设计平台，可以更加快速地...
分类：业界要闻 时间：2009/10/30 阅读：853
中芯国际采用Cadence DFM解决方案用于65和45纳米IP/库开发和全芯片生产
全球电子设计创新企业Cadence设计系统公司宣布，中芯国际集成电路制造有限公司）采用了CadenceLithoPhysicalAnalyzer与CadenceLithoElectricalAnalyzer，从而能够更准确地预测压力和光刻差异对
分类：业界要闻 时间：2009/10/22 阅读：2148
Cadence设计系统公司日前宣布，中芯国际集成电路制造有限公司（以下简称“中芯国际”）采用了Cadence(R)LithoPhysicalAnalyzer与CadenceLithoElectricalAnalyzer，从而能够更准确地预测压力和光
分类：业界要闻 时间：2009/10/20 阅读：933
全球电子设计创新企业Cadence设计系统公司(NASDAQ:CDNS)宣布中国的无工厂半导体公司上海华虹集成电路有限责任公司（以下简称华虹设计）已经采用多种Cadence解决方案及服务，为中国快速发展的电子市场设计高级芯片。华虹设计之所以
分类：行业趋势 时间：2009/10/14 阅读：936 关键词：半导体
Cadence为PCI Express 3.0推出首款验证解决方案
日前，Cadence设计系统公司宣布其已经开发了基于开放验证方法学（OVM）的验证IP（VIP）帮助开发者应用的PCIExpressBaseSpecification3.0(PCIe3.0)互连协议，PCI-SIG内部目前正在开发一个初步的0.
分类：新品快报 时间：2009/10/10 阅读：970
Cadence公布集成芯片规划与实现解决方案以提高IC设计的可预测性并降低风险
全球电子设计创新企业Cadence设计系统公司，今天公布了一个突破性的解决方案，为设计与实现工程师带来出色的可见性与芯片性能、面积、功耗、成本和上市时间等方面的可预测性，跨越所有的设计活动，包括系统级设计与IP选择到最终实现和签...
分类：业界要闻 时间：2009/8/19 阅读：427
Cadence设计系统公司日前公布了一个突破性的解决方案，为设计与实现工程师带来出色的可见性与芯片性能、面积、功耗、成本和上市时间等方面的可预测性，跨越所有的设计活动，包括系统级设计与IP选择到最终实现和签收。这种半导体设计的独...
分类：业界要闻 时间：2009/8/19 阅读：299
Cadence推出TLM驱动式设计与验证解决方案提升基于RTL流程的开发效率
全球电子设计创新企业Cadence设计系统公司今天推出TLM驱动式协同设计与验证解决方案和方法学，使SoC设计师们可以尽享事务级建模（TLM）的好处。这一Cadence?解决方案包含集成了新式存储器编译器并支持C/C++的C-to-Sili
分类：名企新闻 时间：2009/8/7 阅读：809
