类别：其他 出处：电子市场网 发布于：2013-05-13 00:00:00 | 476 次阅读
电子设计创新企业Cadence设计系统公司（NASDAQ:CDNS）近日宣布，GLOBALFOUNDRIES已携手Cadence，为其20和14纳米制程提供模式分类数据。GLOBALFOUNDRIES之所以采用Cadence模式分类和模式匹配解决方案，是因为它们可以使可制造性设计（DFM）加快四倍，这对提高客户硅片成品率和可预测性非常关键。
“我们已集成了Cadence模式分类技术，根据模式相似性将成品率不利因素分成若干模式组，包括不模式，从而提高了DRC+这一基于模式匹配的光刻签收流程的效率。”GLOBALFOUNDRIES DFM合伙人兼总监Luigi Capodieci表示。“创新的DRC+签收流程已成功应用于多款32和28纳米量产IC设计，现在，我们把它用在目前的制程尺寸上。”
Cadence模式分类技术让GLOBALFOUNDRIES能将几十万个成品率不利因素、制程热点、及硅片故障归类为便于使用的模式库。Cadence模式搜索和匹配分析内嵌于Cadence光刻物理分析器、物理验证系统、统一的Virtuoso定制/模拟及Encounter数字实现系统解决方案。这为GLOBALFOUNDRIES的客户提供了灵活性，使其能够利用Encounter与Virtuoso中的设计中签收模式匹配及自动修复，建立与全芯片签收流程百分之百的对应关系，并且已成功应用于数款先进节点量产芯片。
对使用Cadence设计工具的GLOBALFOUNDRIES客户来说，这一经过硅片验证的DFM流程易于使用，并能和Cadence的定制、数字、及全芯片签收流程无缝整合。将基于模式匹配的DRC+集成到Virtuoso版图套件中，实现了强大的、设计期正确的方法，并实现了不良模式的精细化避免和自动修复。Encounter数字实现系统已经能够并快速地找出并修复100%的DRC+违例，而不会引入额外的DRC或DRC+违例，并已成功应用于数款28纳米的设计。
“DFM在芯片开发和制造之间充当着越来越重要的纽带，并能在硅片成品率和可预测性方面起重大作用。”Cadence芯片实现集团副总裁徐季平表示。“Cadence模式分类技术帮助GLOBALFOUNDRIES客户设定并达到很高的成品率期望，确保他们从复杂设计中获得尽可能高的回报。GLOBALFOUNDRIES承诺在20、14纳米及后续制程节点使用我们的技术，我们对此表示感谢。”
关于Cadence
Cadence公司成就电子设计技术创新，并在创建当今集成电路和电子产品中发挥作用。我们的客户采用Cadence的软件、硬件、IP、设计服务，以验证用于消费电子产品、网络和通讯设备以及计算机系统中的半导体器件。公司总部位于美国加州圣荷塞市，在世界各地均设有销售办事处、设计中心和研究设施，以服务于电子产业。关于公司、产品及服务的更多信息，敬请浏览公司网站www.cadence.com。请在Facebook、Twitter、Flicker和Google+网上关注我们。
Cadence、Encounter、Virtuoso和Cadence标志是Cadence设计系统公司在美国及其他国家的注册商标。所有其它商标均属于其相关所有者。
联系邮箱：3342987809@qq.com
凡本网注明“出处：维库电子市场网”的所有作品，版权均属于维库电子市场网，转载请必须注明维库电子市场网，https://www.dzsc.com，违反者本网将追究相关法律责任。
本网转载并注明自其它出处的作品，目的在于传递更多信息，并不代表本网赞同其观点或证实其内容的真实性，不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时，必须保留本网注明的作品出处，并自负版权等法律责任。
如涉及作品内容、版权等问题，请在作品发表之日起一周内与本网联系，否则视为放弃相关权利。
