Cadence推出全新FastSPICE仿真器Spectre XPS
亮点：·SpectreXPS（eXtensivePartitioningSimulator）具有突破性的分区技术，可以在仅用竞争产品二分之一或三分之一的系统内存的情况下，实现更高的容量和更快速的仿真。·高性能仿真器提供先进节点、低功耗移动应用所必需
分类：新品快报 时间：2014/3/10 阅读：630
Cadence混合信号低功耗设计流程帮助Silicon Labs将新MCU功耗缩减一半
全球电子设计创新企业Cadence设计系统公司今天宣布，SiliconLabs采用完整的Cadence混合信号低功耗设计流程，使其款节能型基于ARM?微控制器单元（MCU）的功耗大幅降低了50%。SiliconLabs表示，搭载了ARMCo
Cadence推出 Palladium XP II验证平台和系统开发增强套件
为了进一步缩短半导体和系统制造商的产品上市时间，全球电子设计创新企业Cadence设计系统公司（NASDAQ:CDNS）今日推出Palladium?XPII验证计算平台，它作为系统开发增强套件的一部分，可显着加快硬件和软件联合验证的时间。Pal
分类：新品快报 时间：2014/3/6 阅读：805
全球电子设计创新企业Cadence设计系统公司日前宣布推出SpectreXPS(eXtensivePartitioningSimulator)。它是一款高性能FastSPICE仿真器，可实现对大型、复杂芯片设计的更快速、更全面的仿真。这款全新仿
分类：新品快报 时间：2013/10/15 阅读：762 关键词：仿真器
全球电子设计创新企业Cadence设计系统公司与半导体IP供应商ARM联合宣布，双方已经签署最终协议，Cadence同意出售PANTA显示控制器内核，并将技术转让给ARM。这份协议促进了双方的长期生态系统合作，也强化了双方的技术联盟。Cad
为简化和加速复杂IC的开发，Cadence设计系统公司(NASDAQ:CDNS)今天推出Tempus时序签收解决方案。这是一款新的静态时序分析与收敛工具，旨在帮助系统级芯片(SoC)开发者加速时序收敛，将芯片设计快速转化为可制造的产品。Tempus
时间：2013/6/17 阅读：4160
Cadence和GLOBALFOUNDRIES合作改进20及14纳米节点DFM签收
全球电子设计创新企业Cadence设计系统公司（NASDAQ:CDNS）近日宣布，GLOBALFOUNDRIES已携手Cadence，为其20和14纳米制程提供模式分类数据。GLOBALFOUNDRIES之所以采用Cadence模式分类和模式匹
时间：2013/5/13 阅读：162
新闻重点：·Tensilica公司的数据平面处理单元（DPUs）与Cadence公司的设计IP相结合，将为移动无线、网络基础设施、汽车信息娱乐和家庭应用等各方面提供更优化的IP解决方案。·作为业界标准处理器架构的补充，Tensilica公司的IP提
分类：名企新闻 时间：2013/3/20 阅读：629 关键词：Tensilica
8月10日凌晨消息，全球电子设计自动化领导厂商Cadence昨天在北京举办CDNLive用户大会。Cadence总裁兼CEO陈立武(Lip-BuTan)接受记者专访时表示，国内半导体公司技术跟国际公司相比差距不太大，如果加强IP(知识产权)和市
全球电子设计创新企业Cadence设计系统公司(NASDAQ:CDNS)，宣布推出28纳米的可靠数字端到端流程，推动千兆门/千兆赫系统级芯片（SoC）设计，在性能与上市时间方面都有着明显的优势。在Cadence的硅实现方法的驱动下，在统一化设计
分类：业界要闻 时间：2011/2/11 阅读：854
Cadence设计系统公司宣布，中国内地的半导体制造商,中芯国际集成电路制造有限公司（“中芯国际”）采用了Cadence的硅实现（SiliconRealization）产品线，用于先进节点、低功耗设计中。Cadence硅实现产品线由将设计转化
分类：新品快报 时间：2010/9/21 阅读：885
几年前，65nm芯片设计项目已经在中国陆续开展起来。中国芯片设计企业已逐步具备65nm芯片的设计能力。同时，由于65nm与以往更大特征尺寸的设计项目确实有很大不同，因此，对一些重要环节需要产业上下游共同关注。关注一如何确保IP质量虽然...
分类：行业访谈 时间：2010/9/9 阅读：976
几年前，65nm芯片设计项目已经在中国陆续开展起来。中国芯片设计企业已逐步具备65nm芯片的设计能力。同时，由于65nm与以往更大特征尺寸的设计项目确实有很大不同，因此，对一些重要环节需要产业上下游共同关注。关注一如何确保IP质量虽然...
分类：业界要闻 时间：2010/9/9 阅读：261
Cadence益华电脑宣布，台湾高效能、低功耗32位元处理器与SoC平台供应商晶心科技（AndesTechnology）已经采用Cadence数位前端低功耗设计流程。这个流程以共同功耗格式（CommonPowerFormat,CPF）为基础，采用C
分类：名企新闻 时间：2010/9/1 阅读：896
Cadence设计系统公司宣布，TLM(transaction-levelmodeling)导向设计与验证、3D-IC设计实现以及整合DFM等先进Cadence设计技术与流程，已经融入台湾积体电路制造股份有限公司(以下简称TSMC)设计参考流程11
分类：名企新闻 时间：2010/7/26 阅读：1074
