根据IEEE和硅创新联盟 (Si2)的新进展，看起来指望两大竞争性IC低功率规范融合不会很快成为现实。IC设计师可能面临两大标准在市场上一决高下的局面。
Si2总裁 Steve Schulz表示：“我认为由市场来决定。但是Si2的通用功率格式(CPF)和Accellera的统一功率格式(UPF)终将融为一体。”
UPF和CPF都允许用户规定贯穿RTL到GDSII设计流程的功率意图和约束，并使用非常类似的方法来实现。CPF由Cadence Design Systems开发，由Si2的低功率协会(LPC)维护，三月初公开可用。
UPF是由Synopsys、Mentor Graphics和Magma Design Automation支持的竞争格式。它于2月作为Accellera的一项标准出台。IEEE的低功率研究组织要求CPF版权， 从而可融合两个格式为一体。
有消息传出，IEEE设计自动化标准委员会批准了对该研究组织的项目授权请求(PAR)的赞助，使之成为正式的IEEE工作组。该组织现在名为IEEE P1801。
然而，Cadence希望CPF/UPF融合能通过Si2 LPC的比较工作组来进行。该组织刚完成了对两种格式的评估。据称Cadence对IEEE P1801组织都“极强的保留意见”，并认为批准PAR将对工业有害。
Cadence在实现上已明显超出UPF的支持者。1月，Cadence推出了低功率IC设计流程，在许多其产品内集成了CPF。
Cadence还指出，Si2的IP保护流程比IEEE的要好。但Mayor指出，IEEE标准协会 (IEEE-SA)发布的新保护政策是“很好的进步”。他表示，Cadence将在“适当的时机”支持IEEE的低功率标准。
在当前的LPC结构下，所有18名会员，包括Cadence在内，将不得不统一向IEEE转让CPF的版权。但不仅仅是Cadence，许多会员对转让表示不安，Schulz表示。
“会员公司感觉到它们需要专注于技术进展以推进低功率设计流程，它们认为有效的方式是保留对此的直接控制。”
当LPC成员“对转让这个词汇感觉舒服时”，CPF可能会交给IEEE，Schulz 表示。“它们不想在枪口下做这件事，它们想自己决定时间。”
LPC会员包括AMD, Apache Design Solutions、ArchPro、ARM、Atrenta、Azuro、Cadence、ChipVision、Freescale、Golden Gate、IBM、Intel、LSI Logic、NXP、Sequence Design、STMicroelectronics和Virage Logic。
