类别：新闻资讯 出处：网络整理 发布于：2007-06-21 08:21:18 | 579 次阅读
据介绍，新推出的参考设计解决方案可大大缩短TD-SCDMA DFE射频应用中复杂数字算法的开发时间。TD-SCDMA DFE参考设计解决方案包括参考设计实例、全速工作演示以及全面的IP库。IP库包括针对数字上变频器(DUC)和数字下变频器(DDC)功能而优化的System Generator IP模块。利用这一参考设计解决方案，用户可构建适用于多种基站配置的3GPP兼容DFE设计。
TD-SCDMA DFE参考设计解决方案一方面为开发人员减少了设计风险，同时也为数字射频应用提供了从概念到生产快速面市的途径。IP库中隐含的信号处理功能，可保证满足3GPP的标准，对IP库用户来说，这些功能的复杂性被隐藏起来，因此方便他们迅速上手。考虑到每小区单载波单天线到6载波8天线的多种天线和载波配置的复杂性，使用这一方法可使开发人员节约数月/人的算法开发时间和数年/人的硬件开发时间。
中国TD-SCDMA技术论坛秘书长陈昊飞博士说：“作为论坛的成员和的PLD供应商，赛灵思对中国TD-SCDMA技术应用有着长期的承诺，并举办了相关技术活动来支持、开发和拓展该技术的应用。对赛灵思TD-SCDMA DFE参考设计解决方案进行评估之后，我们确信，在开发从单载波到多载波多种不同配置的、兼容TD-SCDMA标准的无线基站产品时，这一解决方案可帮助中国企业缩短产品的面市时间。
TD-SCDMA DFE参考设计解决方案基于可提供高成本效益DSP处理能力的赛灵思高性能VirtexTM-4平台FPGA，该方案提供了比竞争解决方案更低的单信道成本(cost-per-channel)。此外，Virtex平台FPGA支持现场升级能力，从而使基站能够更容易适应不断演化的技术和标准。
“市场需要灵活经济的解决方案，能够尽可能快速并容易地实现从概念到生产的转变。”MAC公司总经理David Kenyon说，“赛灵思Virtex平台FPGA与MAC公司在无线信号处理解决方案开发方面的成熟经验相结合，使我们开发的TD-SCDMA DFE参考设计能够非常高效地使用FPGA资源，并适用于成本效益非常高的器件。”
TD-SCDMA DFE参考设计支持每天线多达6个载波，并提供灵活的中频输入或输出。数字上变频器(DUC)的性能亮点包括：EVM为1.6% RMS，相邻信道泄漏比(ACLR)>80dB，占用带宽>99.9%。数字下变频器(DDC)模块提供相邻信道选择性(ACS)> 75dB，隔离(blocking)>80dB以及信号路径延迟低至仅14.9微秒。
联系邮箱：3342987809@qq.com
凡本网注明“出处：维库电子市场网”的所有作品，版权均属于维库电子市场网，转载请必须注明维库电子市场网，https://www.dzsc.com，违反者本网将追究相关法律责任。
本网转载并注明自其它出处的作品，目的在于传递更多信息，并不代表本网赞同其观点或证实其内容的真实性，不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时，必须保留本网注明的作品出处，并自负版权等法律责任。
如涉及作品内容、版权等问题，请在作品发表之日起一周内与本网联系，否则视为放弃相关权利。
