终成为智能手机芯片的硅晶片由单晶组成。但这种晶体有很多面，其中哪一个面位于制造晶体管的表面很重要。根据上个月在 2023 年IEEE 国际电子器件会议(IEDM) 上发布的研究，业界可能不会为即将推出的器件使用晶体取向。通过改变晶体方向，IBM 研究中心的一个团队将正电荷通过晶体管的速度提高了一倍，尽管这是以负电荷稍微减慢为代价的。
晶体可以简化为可无限重复的单元结构。对于硅来说，它是一个立方体，看起来像是里面嵌有一颗钻石。立方体的每个角和每个面的中心都有硅原子，立方体内部还有四个原子。当今的晶体管（主要是FinFET）是在硅上构建的，立方体的顶部就是晶圆的表面。称这种晶体取向为“001”。IBM 研究中心的Shogo Mochizuki表示，001 取向的硅晶圆“用于许多先进的逻辑技术，包括IBM 的 2 纳米芯片技术” 。
但Shogo Mochizuki和他的同事表示，随着芯片制造商转向下一代晶体管（纳米片或全栅器件），如果他们使用“110”方向，可能会得到更好的结果。这本质上是垂直穿过立方体的切片。
为什么这会有什么不同呢？它与电荷穿过硅晶格的速度有关。在构成逻辑芯片的 CMOS 电路中，电子和空穴（带正电的电子空位）都必须流动。一般来说，电子是速度快的品种，因此当芯片制造商设计更小的晶体管时，空穴相对较弱的迁移率是一个限制因素。众所周知，空穴在 110 平面上移动时比在 001 平面上移动得更快。电子的情况正好相反，但影响较小。
今天的 FinFET 已经利用了飞机上更快的旅行速度。尽管它们是使用 001 硅制成的，但晶体管的沟道区域（器件开启时电流流动的部分，或器件关闭时电流被阻挡的部分）是 110 平面中垂直于硅表面的垂直材料鳍片。但在纳米片中，电流必须流过空穴慢化 001 平面中平行于硅表面的结构。
Mochizuki 的团队在 001 和 110 硅片上构建了匹配的纳米片晶体管对。两种类型的晶体管——空穴传导 pFET 和电子传导 nFET——都存在。除了不同的晶体取向之外，晶体管还具有多种不同的特性需要测试：有些具有薄片，有些具有较厚的薄片；有些具有薄片，有些具有较厚的薄片。有些通道很长，有些通道较短。110 pFET 的性能优于 001 pFET，尽管效果的大小有时会根据硅纳米片的厚度而变化。正如预期的那样，nFET 在 110 硅中的工作效果稍差。但研究人员表示，pFET 性能的提升足以弥补这一点。
不要指望业界快速转向 110 硅。“从技术上来说，这是可能的”，比利时Imec的 CMOS 器件技术项目总监Naoto Horiguchi说道。但他表示，硅层和硅锗层在不同晶体方向上的生长方式存在足够的差异，因此“需要仔细的工程设计”。
Mochizuki 表示，IBM 计划找到一种方法来减少替代方向对电子传导的不良影响。此外，该团队还将探索 110 硅在称为互补 FET (CFET)的 3D 堆叠纳米片晶体管中的应用。这种器件架构通常将 nFET 堆叠在 pFET 之上，以减小逻辑电路的尺寸。此类堆叠器件预计将在 10 年内推出，所有三个逻辑芯片制造商上个月都在 IEDM 上报告了 CFET 原型。Mochizuki 表示，IBM 团队可能会尝试用 110 硅制造 pFET 部件，用 001 硅制造 nFET 部件。
