美国半导体初创公司 Zero ASIC 宣布推出世界上第一款开放标准 eFPGA IP 产品Platypus。据他们所说，Platypus 是第一个也是一个具有以下特点的商业 eFPGA IP 产品，是一个100%开放和标准化的FPGA架构、100% 开源 FPGA 比特流格式、100% 开源 FPGA 开发工具。
资料显示，Zero ASIC 是一家位于马萨诸塞州剑桥的半导体初创公司。该公司的使命是通过芯片和自动化实现硅片的普及。Zero ASIC 正在构建世界上第一个可组合芯片平台，使数十亿个独特的硅片系统能够在数小时内从现成的芯片目录中组装出来。
Zero ASIC 正在构建世界上第一个可组合芯片平台，该平台能够从现成的芯片目录中在数小时内组装数十亿个独特的硅系统，拥有以下特征：
标准化芯片——首次演示完全标准化的芯片，支持 O(m^n) 系统排列（m=库大小，n=基板插座）。智能基板——有源 3D 硅基板将计算和网络分离，实现类似乐高的系统组合。的能源效率——低于 0.1 pj/bit 的芯片通信效率。
这个可扩展处理器 IP 生成器平台能够根据每个应用程序快速生成定制的 FPGA、CPU、NOC 和 DSP，以满足严格的系统要求。
自动化——按下按钮即可实现 100% 自动 IP 生成；可扩展——性能从边缘可扩展到数据中心。成熟——我们的 IP 生成器已用于 65nm、28nm、16nm 和 12nm 芯片的流片。
为了降低定制 ASIC 的门槛，Zero ASIC 开发了开源硬件编译平台SiliconCompiler。
经过实战检验——经过硅验证的流程支持大量开源和专有 EDA 工具和 PDK。24 小时流片周期——优化的云规模构建基础设施可实现快速的设计周期。确定性——标准化清单和设计即代码方法能够保证编译确定性。开源——没有锁定或隐藏的议程！
公司的Switchboard数字孪生平台可实现近乎实时的仿真，让团队能够在投入昂贵的制造周期之前优化系统硬件和软件。
快速地——与领先的商业模拟器相比，我们的芯片优化数字孪生平台可使构建和运行时间提高一个数量级。可扩展——我们对延迟不敏感的特点可实现晶圆级设计及更大规模的设计。灵活的——标准化模型接口有利于模型（例如 QEMU）、周期的 RTL 模拟器（例如 Verilator）和硬件在环系统（例如 AWS F1 FPGA）之间的无缝转换。
在他们看来，这款产品将重塑 ASIC 设计:
步骤 1：模拟——利用Digital Twin平台优化硬件和软件。步骤 2：原型——构建基于快速小芯片的原型。步骤 3：优化——根据市场反馈优化芯片组成。步骤 4：进入市场——下达生产采购订单并开始制造.
