近日，国内半导体领域迎来重大突破，首片 6 寸薄膜铌酸锂光子芯片晶圆在国内光子芯片中试线下线，同时实现了超低损耗、超高带宽的高性能薄膜铌酸锂调制器芯片的规模化量产，关键技术指标达到国际先进水平。
　　光量子芯片作为光量子计算的核心硬件载体，其产业化对于我国在量子信息领域实现自主可控至关重要，更是抢占全球量子科技竞争制高点的战略支撑。此前，由于共性关键工艺技术平台的缺失，我国光量子技术面临 “实验室成果难以量产” 的困境，这成为制约产业发展的 “卡脖子” 难题。而光子芯片中试线的启用，为解决这一难题带来了希望。
　　薄膜铌酸锂作为一种高性能光电材料，具有超快电光效应、高带宽、低功耗等优势，在 5G 通信、量子计算等领域展现出巨大的应用潜力。然而，大尺寸薄膜铌酸锂晶圆的制备一直是行业难题，尤其是在量产化工艺中，面临着纳米级加工精度控制、薄膜沉积均匀性保证、刻蚀速率一致性调控等三大挑战。
　　2022 年 12 月，上海交大无锡光子芯片研究院启动国内首条光子芯片中试线建设，并于 2024 年 9 月正式启用。如今，首片晶圆成功下线，中试平台实现量产通线。上海交通大学无锡光子芯片研究院工艺团队基于该中试线，引进了 110 余台国际 CMOS 工艺设备，覆盖了薄膜铌酸锂晶圆从光刻、薄膜沉积、刻蚀、湿法、切割、量测到封装的全闭环工艺。通过创新性开发芯片设计、工艺方案与设备系统的协同适配技术，成功打通了从光刻图形化、精密刻蚀、薄膜沉积到封装测试的全制程工艺，实现了晶圆级光子芯片集成工艺的突破。
　　研究团队通过大量工艺验证与优化，采用深紫外（DUV）光刻与薄膜刻蚀的组合工艺，系统性地解决了晶圆级光子芯片集成的关键技术瓶颈。在 6 寸铌酸锂晶圆上实现了 110nm 高精度波导刻蚀，并通过步进式（i - line）光刻完成了高均一性、纳米级波导与复杂高性能电极结构的跨尺度集成，达到制程水平。
　　该高性能薄膜铌酸锂调制器芯片的关键指标表现优异。调制带宽突破 110GHz，突破了国际高速光互连带宽瓶颈；插入损耗＜3.5dB，波导损耗＜0.2dB/cm，显著提升了光传输效率；调制效率达到 1.9 V?cm，电光转换效率实现大幅优化。
　　此外，研究院还将发布 PDK 工艺设计包，本次高性能薄膜铌酸锂调制器芯片的核心工艺参数与器件模型已全面纳入并开放共享。该版本 PDK 不仅集成了无源耦合器、分束器、波导阵列和有源热相移器、电光调制器等基础元件模型，还涵盖了多物理场协同仿真模块，构建起标准化光子芯片设计体系。同时，研究院面向高校、科研院所及企业提供从概念设计到流片验证再到量产的服务体系，开放 DUV 光刻、电子束刻蚀等 110 台套核心设备，提供覆盖芯片设计、流片代工到测试验证的闭环服务。
　　在应用场景方面，薄膜铌酸锂调制器芯片也展现出巨大潜力。在 AI 算力领域，当前 AI 算力需求呈指数级增长，传统电子器件面临功耗高、带宽受限两大核心瓶颈。高性能薄膜铌酸锂调制器凭借其优势能支撑云计算、超算中心和 5G/6G 基础设施的场景需求；基于该技术的光计算芯片，以 “光传输 + 光计算” 的融合方案，实现高并行、低延迟、低功耗的 AI 推理与训练计算架构，从底层破解 AI 大模型训练的算力困局，正成为 AI 算力新基建的核心支撑。在量子计算领域，随着技术链逐步完善，薄膜铌酸锂光子芯片被用于集成单光子源、波导干涉器和光子探测器，以多模式耦合的独特优势实现更高精度、更快速度的量子态调控，为未来实用化量子计算提供了坚实基础。同时，基于该芯片构建的混合量子计算架构，更将为光量子计算的跨平台应用与多场景拓展提供核心技术支撑，加速推动光量子计算向实用化、规模化阶段迈进。