近日，铠侠通过路线图材料透露，即将推出的 332 层 NAND
芯片（属于第 10 代 BiCS FLASH）每个芯片将提供 2Tb 的容量。尽管与部分预期相比，这一容量看似并不惊人，但铠侠暗示，作为 Gen X 的一部分，它无需借助五级单元（PLC）技术，就能为 SSD 提供更大容量。
铠侠的这一战略基于其独特的 “双轴战略”。该战略将开发分为两条路径：一是专注于增加层数以提高容量；二是通过基于电荷的架构（CBA）来提升性能。CBA 技术将 C
MOS 电路直接连接到
存储器阵列，有助于增加带宽、减少延迟并降低功耗。铠侠表示，这种方法在提高密度的同时，不会牺牲因每个单元位数较少而带来的耐用性和可靠性。
值得注意的是，铠侠的路线图并未提及在 PLC 方面的计划，而其他竞争对手已开始探索该方向。铠侠似乎更倾向于通过工艺改进和新的
控制器设计来满足市场需求。目前，该公司重点推出了两个 SSD 系列：CM9 系列强调 AI 应用的高性能；LC9 系列以大容量为目标，目前提供高达 122TB 的容量。这两款产品均基于铠侠第 8 代 BiCS FLASH，引入了 CBA 技术，支持节能、高吞吐量的工作负载。
此外，铠侠还展示了一款采用其 XL - Flash SLC 技术开发的高 IOPS SSD，预计该款 SSD 性能将超过 1000 万 IOPS，并将于 2026 年下半年推出样品。此次的 332 层 3D NAND 闪存由铠侠与闪迪联合开发。铠侠技术官 Hideshi Miyajima 表示，随着人工智能技术的普及，数据量将大幅增加，现代数据中心对提高能效的需求也会随之增长。这项新技术将为未来的存储解决方案提供更大容量、更高速度和更低功耗的产品，为人工智能的发展奠定基础。闪迪全球战略和技术副总裁 Alper Ilkbahar 也指出，随着人工智能的发展，客户对
内存的需求更加多样化。通过 CBA 技术创新，他们旨在推出在容量、速度、性能和资本效率方面提供组合的产品，以满足各个细分市场客户的需求。
铠侠和闪迪分享的即将推出的第十代 3D NAND Flash（BiCS FLASH generation 10），通过将存储层数增至 332 层并优化晶圆平面布局以提高平面密度，使位密度提升了 59%。借助独特的 CBA 技术，两家公司可以将新的 CMOS 技术与现有的存储单元技术相结合，提供资本高效、高性能、低功耗的产品。
从行业发展来看，随着 5G、人工智能、物联网等技术的广泛应用，数据存储和处理的需求持续飙升，推动了对 3D NAND 闪存的需求进一步增长。未来，3D NAND 技术将不断进行创新和优化，以提高存储密度、读写速度并降低功耗。例如，三星存储公布了到 2030 年实现堆叠多达 1000 层的愿景。随着新材料和新结构的研究，有望突破现有技术瓶颈，实现更多的堆叠层数，推动 3D NAND 技术的进一步发展。
与此同时，SK 海力士在 5 月 22 日宣布，开发出采用全球密度 321 层 1Tb（太比特）三级单元（TLC）4D NAND 闪存的移动解决方案产品 UFS 4.1。为了在移动设备上稳定实现设备内置 AI，该产品兼具高性能和低功耗的特性。其功率效率相比上一代基于 238 层 NAND 闪存的产品提高了 7%，产品厚度从 1 毫米减小到 0.85 毫米。它支持 4300MB/s 的数据传输速度，随机读写速度较上一代分别提升了 15% 和 40%，达到全球性能。SK 海力士计划在年内将开发的 512GB（千兆字节）和 1TB（兆兆字节）两个容量版本的产品提供给客户，并从明年第一季度开始全面量产。
