根据外媒报道，2纳米技术节点无法轻易达成，要规模量产并非想像中容易。
　　2纳米节点须采用全新的GAA制程架构，与FinFET架构相比较，其技术架构更为复杂，在制造过程可能面临精细度不容易掌握、材料缺陷、散热不易、漏电流改善不佳、材料与其介面等问题，因而研发风险更高，所需资金更多。在如此细微的尺度里要解决这些难题，其困难度极高，并非想像中容易。
　　三星电子陷入了技术困境，在良率上尚无法有效突破。在GAA有优良研究成果的英特尔（Intel），目前因种种复杂因素，面临有史以来糟糕的经营困境，也尚未生产出实际的2纳米芯片产品。台积电也经过多年辛勤努力后，预定在今年下半年以后顺利量产。
　　由上述说明可知，若仅以三星电子为例，它投入了无数资金、庞大资源与人才，即便深耕GAA技术多年，依然深受良率不佳所困扰，导致其刚推出的年度旗舰新机Galaxy S25系列处理器，首度全数采用高通的骁龙8 Elite芯片，而这些高通芯片全数皆交由台积电生产供应。足见GAA困难度之高，不容易在短期内有效攻克。
　　据外媒报道，在生产芯片过程需要相当多的贵重与精准设备，其中的关键之一是EUV曝光机。当制程技术进入到7纳米以下时，往往需要采用EUV曝光机方能提高营运效能。EUV制程的核心是雷射光学系统（laser optic system），其主要的组成部件由ASML、蔡司（ZEISS）、TRUMPF和Fraunhofer IOF共同研发，在经历重重的艰难挑战后，它终被开发出来，并能产生光波波长为13.5 纳米的EUV，有了EUV技术就可以在指甲大小的表面上制作出超过一百亿个晶体管。
　据外媒报道，事实上，这过程极为复杂。除了要收集到足以曝光微小线路的微弱EUV外，曝光过程也需要极高的精准度和稳定性。此外，虽然其变化极为细微，但EUV产生的热气会微微改变反射镜尺寸而失准。尽管这些对位工作可经由设备里的机制来自动校准，但为了确保系统正常与稳定运转、避免不确定因素的影响，工程师需在出现异常时快速进行处理。
　　尽管ASML会培训客户如何使用设备，提供一周7天、每天24小时的支援服务替客户解决疑难问题，同时安排工程师定期到客户的工厂检查机台设备。但依笔者过往操作其他贵重仪器与设备的经验显示，除了正规的完整系统性训练外，这也相当仰赖个别工程师的内隐知识与细腻经验，它需要时间去感知揣摩与调整，以提高设备使用效能，并逐步降低营运成本。
　　半导体整个系列制程极其复杂，EUV曝光机仅是其中一个重要环节，这说明若想要达到符合标准的高良率，是相当大的挑战。连半导体三大厂要突破与量产2纳米技术，都得面对高度的困难与挑战，Rapidus当然也不会例外。
　　因而，若Rapidus真能在2年后如期量产，那它可说是创造了第二步奇迹。
　　Rapidus Design Solutions首任总经理Henri Richard指出，Rapidus的主要市场是一些AI芯片新创公司，他觉得Rapidus没有必要直接挑战台积电就能获得成功。
　　受限于EUV机台，规模有限，无法同时服务太多客户，Rapidus主要以某些小型的利基市场（niche market） 为目标。为了可顺利经营这些利基市场，Richard接受《Forbes》访问指出：“Rapidus正在改变半导体的设计和生产方式，为当前制造商提供替代方案，并颠覆传统的制造方法”。
　　严格地说，台积电等三大厂都已发展出自己的先进封装技术，例如台积电的CoWoS （Chip-on-Wafer-on-Substrate），而不单只是做芯片制造。另一方面，混合键合技术也已被台积电与Intel应用在其先进封装技术之中。因而，Rapidus在先进封装领域较不容易因此而产生优势。
　　Rapidus透过把制造和封装集中在“同一屋檐下”，将缩短周期时间。这是不是表示，Rapidus正因应单片晶圆处理方式而会发展出自己的不同整合制程？有待后续观察。