SK海力士在3D DRAM领域实现56%的良率

类别:名企新闻  出处:网络整理  发布于:2024-06-28 11:14:11 | 371 次阅读

  根据外媒报道,SK海力士正在加速其在通常被称为“梦想记忆”的领域的领先地位,即三维(3D)DRAM。该公司凭借其高带宽内存 (HBM) 已经成为人工智能 (AI) 半导体市场的,现在正在寻求在下一代 DRAM 领域继续创新。
  据业内人士透露,SK海力士于6月16日至6月20日在美国夏威夷举行的半导体会议“VLSI 2024”上发表了一篇关于3D DRAM的研究论文。
  在这篇论文中,SK海力士报告说,3D DRAM的制造良率为56.1%,分为五层。这意味着在单个测试晶圆上制造的大约 1,000 个 3D DRAM 中生产了大约 561 个可行器件。实验性的3D DRAM显示出与当前使用的2D DRAM相似的特性,这在提供的数据中也得到了强调。这是SK海力士首次披露其3D DRAM开发的具体数据和操作特点。
  业内认为,本文是一个重要的里程碑,表明SK海力士即将获得下一代DRAM的核心技术。与将存储单元排列在平面上的传统DRAM不同,3D DRAM将这些单元垂直堆叠,类似于公寓楼。这允许在同一空间中实现更高密度的存储单元,但在技术实施方面提出了挑战。保护基础技术可能会改变DRAM的范式。
  3D DRAM也是三星电子(Samsung Electronics)和美国美光科技(Micron Technology)等竞争对手大力开发的重点。值得一提的是,三星电子在3月于美国举行的“MemCon 2024”展会上预测,计划在2030年左右量产该产品,这表明其对未来技术领导地位的渴望。在会议上,SK海力士间接表达了在3D DRAM市场复制HBM领域的技术创新的决心,以回应三星的介绍。
  然而,SK海力士也表示,虽然3D DRAM的潜力很大,但在实现商业化之前,还需要大量的开发过程。他们指出,与2D DRAM的稳定运行不同,3D DRAM表现出不稳定的性能特征,需要堆叠32至192层存储单元才能用于一般用途。

关键词:SK海力士

全年征稿 / 资讯合作

稿件以电子文档的形式交稿,欢迎大家砸稿过来哦!

联系邮箱:3342987809@qq.com

版权与免责声明

凡本网注明“出处:维库电子市场网”的所有作品,版权均属于维库电子市场网,转载请必须注明维库电子市场网,https://www.dzsc.com,违反者本网将追究相关法律责任。

本网转载并注明自其它出处的作品,目的在于传递更多信息,并不代表本网赞同其观点或证实其内容的真实性,不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时,必须保留本网注明的作品出处,并自负版权等法律责任。

如涉及作品内容、版权等问题,请在作品发表之日起一周内与本网联系,否则视为放弃相关权利。

热点排行

广告