在先进封装领域，风向正悄然转变，扇出型面板级封装（FOPLP）有望接棒 CoWoS，成为未来 AI 芯片封装的新主流。目前，包括晶圆代工龙头台积电、日月光、力成、群创、SpaceX 等在内的众多厂商都纷纷投身其中，业界认为，这主要是因为大家都看好 FOPLP 能够增加大尺寸 AI 芯片的产量，同时降低生产成本。
以台积电为例，该公司的扇出型面板级封装技术规格第一代版本将采用 310mm×310mm 的尺寸，比先前试做的 510mm×515mm 要小。目前，台积电正在桃园兴建试产线，预计快在 2027 年实现小量试产。业界分析指出，相较于传统的圆形晶圆，面板级封装技术的可用面积更大，但台积电为了严格控管质量，所以决定先采用略小的基板。
在这场 FOPLP 的布局竞赛中，各家厂商都摩拳擦掌，提早进行布局。日月光投控在扇出型面板级先进封装领域的布局已经超过了十年。去年，日月光投入 2 亿美元用于采购设备，并计划在高雄厂建立产线。预计今年下半年设备将进驻工厂，年底前进行试产，明年开始送样给客户进行。未来，日月光集团有望在先进封装领域进一步强化自身的竞争力。
力成方面表示，公司的面板级扇出型封装已经实现小量出货，并且有重量级客户的高阶产品进入了验证阶段。该客户使用的是 2 奈米制程的高阶系统单晶片（SoC），搭配 12 颗 HBM（高频宽存储器）芯片，使得整体封装成本高达 25,000 美元，堪称目前业界少见的超高价值封装设计。力成看好未来先进封装业务对公司营运的贡献将逐年增加。
群创董事长洪进扬强调，群创投入 FOPLP 已经有八年时间，目前 FOPLP 产品已获得客户验证，2025 年将实现大量生产。洪进扬认为，AI 热潮将推动高阶芯片需求的增长，而 FOPLP 能够增加大尺寸 AI 芯片的产量并降低成本，群创将与合作伙伴共同满足高阶芯片的市场需求。在 FOPLP 的 Chip First（先芯片）技术方面，群创可协助客户缩小晶粒的尺寸，大幅度降低成本，同时维持高密度的 I/O 脚数，还能降低整体的封装厚度，以满足手机与行动装置日益严苛的厚度要求。这种技术非常适合应用在 NFC Controller、Audio Codec、PMIC、Connectivity 通讯芯片等先进封装领域。根据群创揭露的布局 FOPLP 三项制程技术蓝图，今年将率先量产先芯片（Chip First）制程技术；针对中高阶产品的重布线层（RDL First）制程，可望在一至两年内导入量产；而技术难度的玻璃钻孔（TGV）制程，将与合作伙伴共同研发，估计尚需两至三年时间才能投入量产。
