2023 年 10 月，高通发布了其的笔记本电脑 SOC 系列，称为 Snapdragon X Elite (SDXE)。从那时起，这款芯片就引起了人们的广泛关注，因为它使用了高通于 2021 年初收购的 Nuvia 团队的定制 ARM 内核。
　　这使得该芯片在 ARM SOC 领域（Apple 之外）成为相当独特的产品，因为大多数公司选择从 ARM 自己购买现成的核心 IP。随着 SDXE 笔记本电脑在 Computex 上发布的预期，人们对该芯片感到非常兴奋，但有关内核本身的信息却很少。
　　幸运的是，不久前上传了一个 LLVM 补丁，讨论了 Snapdragon X Elite 中 Oryon 核心的一些结构布局，所以让我们深入了解一下。
　　从分支错误预测惩罚（Branch Mispredict penalty）开始，Oryon 核心的错误预测惩罚为 13 个周期。Zen 4 的平均损失也是 13 个周期，但这取决于 Zen 4 从 Op Cache 中获取数据的频率。
　　按照AMD Zen4 微架构软件优化指南所说，分支错误预测惩罚的范围为 11 到 18 个周期，具体取决于错误预测分支的类型以及指令是否从 Op Cache 馈送。常见情况的惩罚是 13 个周期。
　　继续讨论 L1 数据缓存，遗憾的是该补丁中没有说明 L1D 的大小，但确实说明了 L1D 的加载使用延迟为 4 个周期。这对于主频在 4.2GHz 左右的现代核心来说相当标准，并且使 L1D 的延迟在一纳秒以下。这一延迟与 Apple 的 Firestorm 核心相当，但 Firestorm 具有约 3.2GHz 的 3 周期 L1D。
　　Oryon 每个周期多可以发出 14 个操作，其中整数侧有 6 个管道，矢量侧有 4 个管道，内存侧有 4 个管道。
　　与其他高性能核心相比，Oryon 的整数吞吐量与 Firestorm 相似。一个区别是 Oryon 上每个周期 4 个吞吐量的比较，而 Firestorm 上每个周期 3 个吞吐量的比较。
　　Oryon 的 120 个条目整数调度程序与其 x86 同类调度程序相比相当大。Zen 4 的整数调度器中共有 96 个条目，但是这 96 个条目还必须处理所有内存操作。Golden Cove 的统一数学调度程序中有 97 个条目，但顾名思义，该调度程序必须处理整数和向量运算。
　　与其他 ARM 内核相比，Oryon 处于较大范围，Cortex X2 的整数调度器有 96 个条目，而 Neoverse V1 的整数调度器有 124 个条目。然而，Apple 的 Firestorm 和 M3 P-Core 在各自的整数调度程序中总共有 156 和 160 个条目，比 Oryon 的调度程序大约 30-33%。
　　现在，将我们的目光转向核心的 Vector 一侧，与 Firestorm 和 M3 P-Core 的相似之处变得更加明显。
　　Oryon 和 Firestorm 的矢量指令吞吐量和延迟几乎相同；的区别是 Oryon 对于 SIMD INT MUL 有 2 个周期延迟，而对于 Firestorm 则有 3 个周期。
　　Oryon、Firestorm 和 M3 P-Core 共有的另一件事是缺乏 SVE 或 SVE2。这意味着这 3 个核心可以执行的 SIMD 操作是 NEON 操作。与 Zen 4 或 Server Golden Cove 支持的 AVX512 操作相比，NEON 是一组更加有限的操作。
　　现在转向调度程序布局，Oryon 再次与 Firestorm 和 M3 P-Core 相似。