Sofics发布基于台积电3nm工艺的ESD技术

类别:名企新闻  出处:网络整理  发布于:2023-10-26 10:35:51 | 195 次阅读

   根据外媒报道, FinFET 技术中的接口 ESD 保护具有挑战性:ESD 灵敏度非常高,而传统的 ESD 解决方案不再有效。幸运的是,Sofics 的专有钳位现已在硅中得到验证,可以保护 FinFET 电路免受 ESD 事件的影响。
  “得益于我们通过开放创新平台 (OIP) IP 联盟与 TSMC 的密切合作,Sofics 工程师于今年早些时候将我们专有的 ESD 和 I/O 产品组合转移到了 TSMC 的 3nm 工艺技术,其中包括新颖的钳位器,其性能优于参考解决方案,减少了夹紧面积减少了 66%。”
  TSMC 客户可以利用 Sofics 独特的解决方案来实现更高的电路性能、更高的鲁棒性,并减少 SoC 设计的设计时间和成本。
  “SoC 和小芯片设计人员需要定制模拟 I/O 或 ESD 单元,用于高速或无线接口、低功耗、3D 封装或耐高压焊盘等应用。经过硅验证的定制 ESD 单元在任何先进技术中都能创造独特的重复价值。”Koen Verhaege 说道。
  Sofics ESD 解决方案的关键方面包括传统电压容差、超低泄漏、小面积和低寄生电容。该 IP 可用于保护敏感的核心接口免受静电放电影响。有针对各种电压域和接口类型的解决方案。
  Sofics 随时提供 TakeCharge 单元以及强大的 I/O 解决方案。您可以在 Sofics 的网站上找到有关 FinFET ESD 和模拟 I/O 解决方案的更多信息。
关键词:台积电

全年征稿 / 资讯合作

稿件以电子文档的形式交稿,欢迎大家砸稿过来哦!

联系邮箱:3342987809@qq.com

版权与免责声明

凡本网注明“出处:维库电子市场网”的所有作品,版权均属于维库电子市场网,转载请必须注明维库电子市场网,https://www.dzsc.com,违反者本网将追究相关法律责任。

本网转载并注明自其它出处的作品,目的在于传递更多信息,并不代表本网赞同其观点或证实其内容的真实性,不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时,必须保留本网注明的作品出处,并自负版权等法律责任。

如涉及作品内容、版权等问题,请在作品发表之日起一周内与本网联系,否则视为放弃相关权利。

热点排行

广告