Rambus推出面向高性能数据中心和人工智能SoC的PCIe 6.0接口子系统

类别:其他  出处:网络整理  发布于:2022-12-27 15:48:21 | 92 次阅读

    作为业界领先的芯片和半导体IP供应商,致力于使数据传输更快更安全,Rambus Inc.(纳斯达克股票代码:RMBS)今日宣布,推出由PHY和控制器IP组成的PCI Express(PCIe)6.0接口子系统。Rambus PCIe Express 6.0 PHY还支持版本(3.0版本)的Compute Express Link(CXL)规范。

    PCIe 6.0接口子系统(图片来源:Rambus Inc.)
    Rambus接口IP总经理Scott Houghton表示:“人工智能/机器学习(AI/ML)和数据密集型工作负载的快速发展正在推动数据中心架构的持续演进,并要求更高的性能水平。Rambus PCIe 6.0接口子系统可通过一流的延迟、功耗、面积和安全性,支持下一代数据中心对性能的要求。”
    Rambus PCIe 6.0接口子系统的数据传输速率高达64GT/s,并且经过全面优化,可满足先进异构计算架构的需求。该子系统中的PCIe控制器具备完整性和数据加密(IDE)引擎,专门用于保护PCIe链接和通过它们传输的重要数据。另外在PHY方面,它还提供对CXL 3.0的全面PHY支持,支持缓存一致性内存共享、扩展和池化的芯片级解决方案。
    IDC计算半导体研究副总裁Shane Rau表示:“PCIe在数据中心无处不在。为了支持新一代应用的更高性能要求,企业正在不断提升速度和带宽,进而使CXL的重要性日益提升。越来越多的芯片公司开始支持新的数据中心架构,因此获得高性能接口IP解决方案将成为实现该生态系统的关键。”
    Rambus PCIe 6.0接口子系统有以下主要特性:
    ·支持PCIe 6.0规范,包括64 GT/s数据传输速率和PAM4调制信号
    ·实现低延迟前向纠错(FEC),保证链路稳健性
    ·支持固定尺寸的FLIT,可实现高带宽效率
    ·向后兼容PCIe 5.0、4.0和3.0/3.1
    ·通过IDE引擎(控制器)实现的安全性
    ·支持CXL 3.0,用于优化内存资源的新使用模式(PHY)
关键词:人工智能

全年征稿 / 资讯合作

稿件以电子文档的形式交稿,欢迎大家砸稿过来哦!

联系邮箱:3342987809@qq.com

版权与免责声明

凡本网注明“出处:维库电子市场网”的所有作品,版权均属于维库电子市场网,转载请必须注明维库电子市场网,https://www.dzsc.com,违反者本网将追究相关法律责任。

本网转载并注明自其它出处的作品,目的在于传递更多信息,并不代表本网赞同其观点或证实其内容的真实性,不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时,必须保留本网注明的作品出处,并自负版权等法律责任。

如涉及作品内容、版权等问题,请在作品发表之日起一周内与本网联系,否则视为放弃相关权利。

热点排行

广告