三星电子近期在高带宽存储器（HBM）领域的一系列动作引发了广泛关注。2025 年第二季度末，三星电子做出了一项重要决策 —— 减少 12 层 HBM3E（第五代高带宽存储器）的产量，将其 HBM3E 12 层量产线的开工率降至之前的一半。
三星电子初对 HBM3E 12 层产品寄予厚望。自第一季度末以来，该公司大幅提高了其 HBM3E 12 层存储器的产量，这是一种预先确保库存的策略，预计与英伟达的质量测试计划将在 6 月左右完成。此外，AMD AI 加速器（例如 MI325X 和 MI350X）的 HBM3E 12 层存储器的供应也对其产量提升产生了影响。在这种情况下，三星电子今年第二季度 HBM3E 12 层硅片的产量预计平均每月 7 万至 8 万片。
然而，市场情况的变化打乱了三星的计划。向 NVIDIA 供应 HBM3E 12 层存储器的不确定性增加成为产能削减的主要原因。三星电子初的目标是在 6 月份完成测试，但目前测试迟将在 9 月份完成的预期已成主流，业内人士表示发热问题仍在讨论中。一位知情人士指出，如果由于对 Nvidia 的供应延迟导致 HBM3E 12 层库存迅速增加，这可能会给三星电子的财务带来负担。考虑到 HBM4 市场预计将于明年上半年正式启动，三星电子可能会尝试保持保守的生产立场。
尽管 HBM3E 产能削减，但三星电子在 HBM 领域的发展并未停滞。该公司已完成基于先进 10 纳米级工艺的第六代 DRAM 的开发，并获得了生产准备批准，这是一个重要的内部里程碑，表明该产品符合大规模生产准备的所有标准。三星正专注于 HBM4 的核心芯片 ——1c（第六代 10 纳米级）DRAM 的开发，并已开展修改部分电路以提高稳定性等工作，预计 HBM 用 1c DRAM 将于今年第三季度获得 PRA（内部量产批准）。
在 HBM 市场竞争方面，三星的同城竞争对手 SK 海力士目前在 HBM 市场处于领先地位，早在 3 月份就已向主要客户提供了采用第五代 DRAM 的 HBM4 样品，并计划在今年下半年实现量产。随着三星完成第六代 DRAM 的开发，市场关注点转向该公司是否会很快交付 HBM4 样品并通过 Nvidia 的资格测试，这是获得大批量订单的关键基准。
目前，三星还在等待其 12 层 HBM3E 的，同时已开始向 AMD 供应其 12 层 HBM3E，并寻求与英伟达达成供应协议。该公司还与多家客户合作开发定制的 HBM4 产品，预计该产品将从明年开始为公司带来收入。
